Pat

J-GLOBAL ID：200903072117292467

半導体装置の製造方法

Inventor： 伊澤 哲夫 ,  勝部 雅樹 ,  山崎 辰也 ,  林 浩美 ,  伏田 篤郎
Applicant, Patent owner： 富士通株式会社
Agent (1)： 高橋 敬四郎
Gazette classification：公開公報
Application number (International application number)：1995078977
Publication number (International publication number)：1996279509
Application date： Apr. 04, 1995
Publication date： Oct. 22, 1996
Summary：

【要約】【目的】 サリサイド技術を用い、良好な特性を有する局所配線を作成することのできる半導体装置の製造方法を提供する。【構成】 基板表面に露出したシリコン領域の全面上に第1の金属のシリサイド層を形成する第1工程と、前記シリサイド層の少なくとも一部表面上に第2の金属のシリサイド層を形成する第2工程とを含む。

Claim (excerpt)：

基板表面に露出したシリコン領域の全面上に第1の金属のシリサイド層を形成する第1工程と、前記シリサイド層の少なくとも一部表面上に第2の金属のシリサイド層を形成する第2工程とを含む半導体装置の製造方法。

IPC (4)：

H01L 21/3205 ,  H01L 21/768 ,  H01L 21/8246 ,  H01L 27/112

FI (3)：

H01L 21/88 Q ,  H01L 21/90 C ,  H01L 27/10 433