Pat

J-GLOBAL ID：200903072137271610

半導体装置およびその製造方法

Inventor： 杉山 龍男 ,  平尾 秀司 ,  矢野 航作 ,  野村 登
Applicant, Patent owner： 松下電器産業株式会社
Agent (1)： 前田 弘 (外2名)
Gazette classification：公開公報
Application number (International application number)：1995198827
Publication number (International publication number)：1996125121
Application date： Aug. 03, 1995
Publication date： May. 17, 1996
Summary：

【要約】【課題】 接合強度の大きい貼合せ型の半導体装置を従来よりも少ない工程で製造できるようにする。【解決手段】 第1の半導体基板10の表面に第1の電極11及び第1の電極用絶縁膜12を形成すると共に、第2の半導体基板13の表面に第2の電極14及び第2の電極用絶縁膜15を形成する。第1の半導体基板10の表面には一定の周期を持って断面鋸歯状の凹凸パターンがストライプ状に形成されていると共に、第2の半導体基板13の表面には、第1の半導体基板10の表面の凹凸パターンに対して180度位相がずれた鋸歯状の凹凸パターンがストライプ状に形成されている。第1の半導体基板10と第2の半導体基板13とは表面の凹凸パターンが互いに噛み合うような状態で接合している。

Claim (excerpt)：

基板上に形成された第1の半導体素子と、基板表面に形成され且つ前記第1の半導体素子と電気的に接続された複数の第1の電極と、基板表面に形成され且つ前記複数の第1の電極同士を絶縁する第1の絶縁層と、前記第1の電極及び第1の絶縁層の表面に形成された複数の凸部とを有する第1の半導体基板と、基板上に形成された第2の半導体素子と、基板表面における前記第1の半導体基板の前記複数の第1の電極と対応する部位に形成され且つ前記第2の半導体素子と電気的に接続された複数の第2の電極と、基板表面に形成され且つ前記複数の第2の電極同士を絶縁する第2の絶縁層と、前記第2の電極及び第2の絶縁層の表面における前記第1の半導体基板の複数の凸部のそれぞれと対応する部位に形成された複数の凹部とを有する第2の半導体基板とを備え、前記第1の半導体基板と前記第2の半導体基板とは、前記第1の半導体基板の複数の凸部と前記第2の半導体基板の複数の凹部とが互いに凹凸嵌合することにより接合していることを特徴とする半導体装置。

IPC (3)：

H01L 27/00 301 ,  H01L 21/60 311 ,  H01L 21/603