Pat

J-GLOBAL ID：200903072169552416

メモリ制御装置

Inventor： 宇治澤 俊幸
Applicant, Patent owner： ソニー株式会社
Agent (1)： 脇 篤夫 (外1名)
Gazette classification：公開公報
Application number (International application number)：2001038184
Publication number (International publication number)：2002245712
Application date： Feb. 15, 2001
Publication date： Aug. 30, 2002
Summary：

【要約】 (修正有)【課題】高速ダビング中に聴覚可能なモニター音声を出力する。【解決手段】 再生データが一時蓄積されるバッファメモリに対する読み出し制御として、N倍速による読み出し速度によってバッファメモリの全アドレスに対してアクセスする読み出しが行われるようにするための読み出しアドレスRAによって読み出しを行うようにされる。これに加えて、1倍速による読み出し速度によって読み出しが行われるようにすると共に、単位アドレス量の1/N分に相当するアドレス量のデータに対して分割的にアクセスが行われるようにするためのモニタ用読み出しアドレスRA2によって読み出しを行うようにする。これにより、再生データが欠落することなく連続したN倍速による再生データを出力することができる一方で、元の再生データの連続性は欠落するものの、1倍速による再生データの出力を可能とする。

Claim (excerpt)：

ディスク状記録媒体から再生されたデータを一時蓄積するためのメモリ手段に対する読み出し制御を行うことのできるメモリ制御装置において、上記メモリ手段に蓄積されているデータについて、N(N>1)倍速による読み出し速度によって読み出しを実行すると共に、メモリ手段が有する全アドレスに対してアクセスする読み出しを実行するための第1の読み出しアドレスを発生させる第1のアドレス発生手段と、上記メモリ手段に蓄積されているデータについて、M(N>M≧1)倍速による読み出し速度によって読み出しを実行すると共に、メモリ手段における所定の単位アドレス量のM/N分に相当するアドレス範囲ごとに対して分割的にアクセスするための第2の読み出しアドレスを発生させる第2のアドレス発生手段と、を備えていることを特徴とするメモリ制御装置。

IPC (5)：

G11B 20/10 ,  G11B 20/10 321 ,  G06F 3/06 301 ,  G06F 3/08 ,  G11B 27/36

FI (6)：

G11B 20/10 A ,  G11B 20/10 F ,  G11B 20/10 321 Z ,  G06F 3/06 301 S ,  G06F 3/08 F ,  G11B 27/36 A

F-Term (13)：

5B065BA03 ,  5B065CE13 ,  5B065CE14 ,  5B065EA01 ,  5D044AB05 ,  5D044BC03 ,  5D044CC04 ,  5D044FG24 ,  5D044HH05 ,  5D087AA15 ,  5D087AA23 ,  5D087CC07 ,  5D087DA01