Pat
J-GLOBAL ID：200903072267580770
半導体装置およびその製造方法
Inventor：
,
,
Applicant, Patent owner：
Agent (1)：
小川 勝男
Gazette classification：公開公報
Application number (International application number)：1993051664
Publication number (International publication number)：1994267991
Application date： Mar. 12, 1993
Publication date： Sep. 22, 1994
Summary：
【要約】【目的】 電界効果トランジスタにおいて寄生容量および寄生抵抗を同時に低減する。【構成】 コンタクト層6がチャネル層3の側面に接触しバリア層4の側面に接触しない構造により、寄生容量を低減する。【効果】 寄生容量を幅10μm当り1.5fFまで低減できた。
Claim (excerpt)：
第一の半導体層と、第一の半導体層上に設けられた、電子親和力が第一の半導体層より小さい第二の半導体層と、第二の半導体層上に設けられたゲート電極とを有する電界効果トランジスタにおいて、n型不純物を添加した第三の半導体層が第一の半導体層の両側に配置されてソースおよびドレイン電極に接続され、該第三の半導体層は第一の半導体層の側面に接触し、かつ、第二の半導体層の側面に接触しないことを特徴とする半導体装置。
IPC (2)：
H01L 21/338
, H01L 29/812
