Pat

J-GLOBAL ID：200903072295914684

記憶素子及びこの記憶素子を具備する半導体装置並びにこれらの製造方法

Inventor： 高橋 正樹 ,  飯高 克弘
Applicant, Patent owner： ソニー株式会社
Agent (2)： 内野 美洋 ,  松尾 憲一郎
Gazette classification：公開公報
Application number (International application number)：2002281060
Publication number (International publication number)：2004119694
Application date： Sep. 26, 2002
Publication date： Apr. 15, 2004
Summary：

【課題】コントロールゲート電極とフローティングゲート電極からなるゲート電極部を有する記憶素子、及びこの記憶素子を具備する半導体装置において、製造工程の短縮化・高効率化を可能とするゲート電極部の構造を有する記憶素子、及びこの記憶素子を具備する半導体装置、並びにこれらの製造方法を提供する。【解決手段】半導体基板のゲート電極部形成領域にコントロールゲート電極とフローティングゲート電極とを並設した記憶素子、及びこの記憶素子を具備する半導体装置とする。特に、コントロールゲート電極は、半導体基板上に所定間隔を設けて並設した第1と第2のコントロールゲート電極とで構成し、この第1と第2のコントロールゲート電極との間にフローティングゲート電極を設ける。第1コントロールゲート電極及び第2コントロールゲート電極の側面に形成するサイドウォールは、フローティングゲート電極の形成と同時に形成する。【選択図】 図1

Claim (excerpt)：

コントロールゲート電極と、フローティングゲート電極と、ソース領域と、ドレイン領域で構成した記憶素子において、 前記コントロールゲート電極と前記フローティングゲート電極とを同一平面上に設けたことを特徴とする記憶素子。

IPC (4)：

H01L21/8247 ,  H01L27/115 ,  H01L29/788 ,  H01L29/792

FI (2)：

H01L29/78 371 ,  H01L27/10 434

F-Term (25)：

5F083EP13 ,  5F083EP28 ,  5F083EP55 ,  5F083EP57 ,  5F083ER02 ,  5F083ER19 ,  5F083ER22 ,  5F083GA28 ,  5F083JA04 ,  5F083JA19 ,  5F083PR21 ,  5F083PR29 ,  5F083PR36 ,  5F083PR39 ,  5F101BA02 ,  5F101BA29 ,  5F101BA36 ,  5F101BB03 ,  5F101BC11 ,  5F101BE02 ,  5F101BE05 ,  5F101BE06 ,  5F101BH02 ,  5F101BH09 ,  5F101BH19