Pat

J-GLOBAL ID：200903072301663036

DRAMのリフレッシュ管理装置

Inventor： 名和 仁志
Applicant, Patent owner： 三菱電機株式会社
Agent (1)： 葛野 信一
Gazette classification：公開公報
Application number (International application number)：1993056273
Publication number (International publication number)：1994267272
Application date： Mar. 17, 1993
Publication date： Sep. 22, 1994
Summary：

【要約】【目的】 CPUの待ち時間が最低で、確実にDRAMのリフレッシュ動作が行なわれるDRAMのリフレッシュ管理装置を得る。【構成】 前回のリフレッシュからリフレッシュ・サイクル時間TREFより短い時間T1で、第1のタイマ(6)から信号(6a)が出力する。この時、CPU(1)からDRAM(2)へのアクセス要求(1a)がなければ、リフレッシュ要求判定回路(8)からリフレッシュ要求信号(8a)が出力され、それに応じ、リフレッシュ回路(4)がDRAM(2)をリフレッシュさせる。信号(6a)出力時、アクセス要求(1a)があれば、アクセスが終了する迄リフレッシュ要求信号(8a)の出力が待機され、アクセスが終了後リフレッシュ要求信号(8a)が出力する。しかし、前回のリフレッシュから時間TREFたってもアクセスが終了しなければ、その時点で第2のタイマ(7)からの信号(7a)が出力され、リフレッシュ要求判定回路(8)からリフレッシュ要求信号(8a)が出力する。

Claim (excerpt)：

DRAMのアクセス動作を行なわせるためのアクセス信号と上記DRAMのリフレッシュ動作の終了を示すクリア信号とを受け、このクリア信号を受けてから上記DRAMに規定されているリフレッシュ・サイクル時間経過するとDRAMにリフレッシュ動作を行なわせるための信号を出力し、上記クリア信号を受けてから上記リフレッシュ・サイクル時間より短い時間でかつ上記アクセス信号を受けていないと上記DRAMにリフレッシュ動作を行なわせるための信号を出力し、上記クリア信号を受けてから上記リフレッシュ・サイクル時間経過より前に上記アクセス信号を受けると上記DRAMにアクセス動作をさせるための信号を出力するとともに、アクセス動作終了後に上記DRAMにリフレッシュ動作を行なわせるための信号を出力するDRAMのリフレッシュ管理装置。