Pat

J-GLOBAL ID：200903072364050107

レーダ装置のクラッタ抑制回路

Inventor： 川口 優 ,  井関 修一
Applicant, Patent owner： 日本無線株式会社
Agent (1)： 高橋 友二 (外1名)
Gazette classification：公開公報
Application number (International application number)：1996275232
Publication number (International publication number)：1998104339
Application date： Sep. 27, 1996
Publication date： Apr. 24, 1998
Summary：

【要約】【課題】 従来のCell-Averaging回路を用いたレーダ装置のクラッタ抑制回路では、例えば陸地映像等、距離方向に長く連続した物標は、その映像が微分効果によりエッジ部分しか表示されず、不正確になる。【解決手段】 予め定めたSTC 固定波形(VS )を、受信ビデオ信号(VIN)をCell-Averaging Log-FTC処理して出力される波形(VC )に平均レベルを整合させ、さらに上記信号(VIN)と上記波形(VC )との差の絶対値の平均(ΔV)を加算して、使用するSTC 波形(VR )を生成する。

Claim (excerpt)：

STC(Sensitivity Time Control) 波形を用いて受信ビデオ信号の利得制御を行うレーダ装置のクラッタ抑制回路において、予め定めたSTC 固定波形(VS )を、受信ビデオ信号(VIN)をCell-Averaging Log-FTC 処理して出力される波形(VC )にその平均レベルを整合させる手段を備えたことを特徴とするレーダ装置のクラッタ抑制回路。

IPC (2)：

G01S 7/34 ,  G01S 7/32

FI (2)：

G01S 7/34 A ,  G01S 7/32 F