Pat

J-GLOBAL ID：200903072365264640

電子装置の製造方法

Inventor： 山▲崎▼ 哲也 ,  天明 浩之 ,  志儀 英孝 ,  成塚 康則
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 小川 勝男
Gazette classification：公開公報
Application number (International application number)：1998095684
Publication number (International publication number)：1999298141
Application date： Apr. 08, 1998
Publication date： Oct. 29, 1999
Summary：

【要約】【課題】多層配線基板の配線密度を向上するため、ビアホールによる配線導体の段差を平坦化する。【解決手段】基板上に形成した絶縁層にビアホールを形成した後、全面に給電層となる導電膜を形成する。この上に配線パターンのネガ形状にレジストを形成し、電気銅めっき法を用いてビアホール内のくぼみがほぼ平坦になるまでパターンめっきを行う。次に電解エッチングによってめっき膜を所定膜厚以下までエッチングした後、所定膜厚までめっきを行う。最後にレジストと給電膜を除去する。以上のプロセスを繰り返すことにより、多層で微細な配線を持つ回路を形成する。

Claim (excerpt)：

絶縁層にビアホールや配線となる穴または溝を加工し、ビアおよび配線となる金属を成膜するようになした多層配線基板の製造方法において、第一回目の金属の成膜を行った後、その一部をエッチングし、続いて第二回目の金属の成膜を行うことによりビアホールによる段差を平坦化することを特徴とする多層配線基板の製造方法。

IPC (3)：

H05K 3/46 ,  H05K 3/22 ,  H05K 3/24

FI (4)：

H05K 3/46 N ,  H05K 3/46 E ,  H05K 3/22 B ,  H05K 3/24 A