Pat

J-GLOBAL ID：200903072375388584

乗算処理装置

Inventor： 三好 明 ,  谷口 隆志
Applicant, Patent owner： 松下電器産業株式会社
Agent (1)： 岡本 宜喜
Gazette classification：公開公報
Application number (International application number)：1991222085
Publication number (International publication number)：1993011981
Application date： Aug. 06, 1991
Publication date： Jan. 22, 1993
Summary：

【要約】【目的】 乗算結果を丸め処理し、その結果を次の乗算に使用する繰り返し乗算を行う乗算処理装置を、少ない素子数でしかも高速になるよう実現すること。【構成】 乗数回路207において、最下位グループの乗数リコード回路の基本単位101への下位からの桁上げCj-1 として、0値生成回路105出力又は丸め桁上げ生成回路106の出力値どちらかを選択して採用する。そして乗数リコード回路のリコード値と被乗数との部分積を生成加算して丸め桁上げ生成回路106に入力することにより、高速繰り返し乗算を行うようにしている。

Claim (excerpt)：

基数ΥのM桁の数値をN桁の連続した集合に分割し(M>=N)、該集合を入力とし、該集合の数値Zgi をZgi =Ci ×ΥN +Si に従い中間和Si と中間桁上げCi に分割する複数の中間和中間桁上げ生成手段、前記中間和Si と1つ下位の集合からの中間桁上げCi-1 を加算するリコード値生成手段を有するリコード回路と、前記中間桁上げCi と同じフォーマットの1つ以上の数値の中から1つを選択し、選択された値を前記リコード値生成手段の1つ下位集合からの中間桁上げCi-1 として入力する選択回路と、前記リコード値生成手段より出力されるリコード値に基づき被乗数との部分積を生成加算して前記リコード回路に出力する部分積生成加算回路と、を具備することを特徴とする乗算処理装置。

Patent cited by the Patent：

Cited by examiner (2)

• 特開昭63-201825
  
• 特開昭63-071728