Pat
J-GLOBAL ID：200903072413506405
マイクロチップ、電界放出アレー、及びこれらの製造方法
Inventor：
,
Applicant, Patent owner：
Agent (1)：
和田 成則
Gazette classification：公開公報
Application number (International application number)：1994161919
Publication number (International publication number)：1995057620
Application date： Jul. 14, 1994
Publication date： Mar. 03, 1995
Summary：
【要約】【目的】 低電圧で動作可能で、多くの出力電流が得られる新規構造のマイクロチップ、FEA及びこれらの製造方法を提供する。【構成】 上部にチップ部42を有する第1導電型半導体基板31には、第1導電型の不純物が高濃度で注入された第1不純物領域35が形成されており、チップ42部周囲の第1不純物領域35上には、第2導電型の第2不純物領域39が形成されている。また、チップ部42の表面部分には、第2導電型の浅い接合領域47が形成され、第2不純物領域39上には酸化膜41を介してチップ部42を露出させるピンホールの形成された絶縁膜43が形成され、絶縁膜43上には絶縁膜43のピンホールと一致した開口部を有する導電層45が形成されている。【効果】 トンネリング効果の利用により、電子を放出する時に必要な印加電圧が低下し、自己整合的にチップ部が製造でき、製造工程が簡単になる。
Claim (excerpt)：
上部にチップ部を有する第1導電型半導体基板と、前記半導体基板の上部に形成されており、第1導電型の不純物が注入された高濃度の第1不純物領域と、前記チップ部周囲の半導体基板の表面部分及び前記第1不純物領域上に形成された第2導電型の不純物が注入された第2不純物領域と、前記チップ部の表面部分に形成された第2導電型の浅い接合領域と、を有することを特徴とするマイクロチップ。
IPC (2)：
Return to Previous Page
