Pat

J-GLOBAL ID：200903072476450914

半導体装置の製造方法

Inventor： 両角 幸男
Applicant, Patent owner： セイコーエプソン株式会社
Agent (1)： 鈴木 喜三郎 (外1名)
Gazette classification：公開公報
Application number (International application number)：1992020220
Publication number (International publication number)：1993218030
Application date： Feb. 05, 1992
Publication date： Aug. 27, 1993
Summary：

【要約】【目的】 スルーホールにエッチバックで形成した埋め込み導電材を介して多層配線構造を有する半導体装置の層間絶縁膜の平坦化を行い、歩留りや長期信頼性の向上を図る。【構成】 第1の金属配線13上に、有機シランを用いてプラズマ及び熱成長した第1,第2のシリコン酸化膜17,18の所望量をエッチバックし、第1の塗布ガラス22をスピンコート後所望量をエッチバックし、次に第3のシリコン酸化膜19を積層後に第2塗布ガラス23をスピンコートしてから所望量をエッチバックし、続けて第4のシリコン酸化膜20を積層してからスルーホールの開孔を行い、更に全面気相成長させたw16をエッチバックでスルーホール内に残し、この後第2の金属配線14を施す。

Claim (excerpt)：

多層配線構造を有する半導体装置に於いて、少なくとも、所望表面に素子領域が形成された半導体基板上に第1の金属配線層を形成する工程、有機シランとO2 を含むガスをプラズマ気相反応させた第1のシリコン酸化膜を形成する工程、有機シランとO3 を含むガスを熱気相反応させた第2のシリコン酸化膜を積層させる工程、前記積層絶縁膜の所定膜厚をエッチバックする工程、第1の塗布ガラスを積層する工程、該塗布ガラスの所定膜厚をエッチバックする工程、第3のシリコン酸化膜を積層する工程、第2の塗布ガラスを積層する工程、該塗布ガラスの所定膜厚をエッチバックする工程、第4のシリコン酸化膜を積層する工程、スルーホールを開孔後第2の金属配線を形成する工程を具備したことを特徴とする半導体装置の製造方法。

IPC (4)：

H01L 21/3205 ,  H01L 21/28 ,  H01L 21/302 ,  H01L 21/90