Pat

J-GLOBAL ID：200903072579438378

半導体記憶装置及びその製造方法

Inventor： 小山 邦明
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 桑井 清一
Gazette classification：公開公報
Application number (International application number)：1991356070
Publication number (International publication number)：1993175458
Application date： Dec. 20, 1991
Publication date： Jul. 13, 1993
Summary：

【要約】【目的】 本発明の目的は半導体記憶装置の標高差を減少すると共に半導体基板の不純物濃度を回路素子に合わせた最高値にすることである。【構成】 シリコン半導体基板1はメモリセルアレイ形成予定領域101を除きシリコン基板1より低不純物濃度の選択シリコン層4を成長させている。【効果】 周辺回路形成予定領域100は選択シリコン層4で被われており、メモリセル形成予定領域101と周辺回路形成予定領域100との間には段差が発生し、しかも、不純物濃度は互いに異なる。

Claim (excerpt)：

半導体基板のメモリセル形成予定領域に形成されたメモリセルアレイと、該メモリセル形成領域より突出した半導体基板の周辺回路形成予定領域に形成され周辺回路を構成するトランジスタとを有する半導体記憶装置において、上記メモリセル形成予定領域と周辺回路形成予定領域は不純物濃度が互いに異なっていることを特徴とする半導体記憶装置。

Patent cited by the Patent：

Cited by examiner (4)

• 特開平2-050476
  
• 特開平1-145852
  
• 特開昭63-266866
  
• 特開平4-271168