Pat

J-GLOBAL ID：200903072590125071

並列カウンタランプ型A/D変換器

Inventor： 山田 義浩 ,  高柳 信夫
Applicant, Patent owner： 新日本製鐵株式会社
Agent (1)： 國分 孝悦
Gazette classification：公開公報
Application number (International application number)：1995039105
Publication number (International publication number)：1996213908
Application date： Feb. 03, 1995
Publication date： Aug. 20, 1996
Summary：

【要約】【目的】 従来よりも小さい回路面積で高速にA/D変換できるようにする。【構成】 階段関数電圧発生器4により階段関数状に電圧が上昇するようにして4種類の基準電圧V1〜V4を発生させて各セル内回路1、2、3、...にある4個の比較器7〜10に供給し、それらの基準電圧V1〜V4が上昇する度に上記基準電圧V1〜V4とA/D変換の対象であるアナログ電圧VI1、VI2、VI3、...とを各比較器7〜10で同時に比較し、それらの比較結果に応じて4ビットカウンタ13のカウント値を4つ、あるいはその比較結果をエンコードした値だけカウントアップしてディジタル信号を得るようにすることにより、基準電圧V1〜V4を発生させるための回路を各セルで共有することができるようにして回路面積を小さくできるようにするとともに、1回の比較でカウント値を大幅にカウントアップすることができるようにしてA/D変換を高速に行うことができるようにする。

Claim (excerpt)：

比較用に用いられる基準電圧を出力するための基準電圧出力端がn個設けられていて、上記n個の基準電圧出力端からそれぞれ出力される基準電圧の大きさを所定時間ごとに所定のレベルずつ上昇させるようにする基準電圧発生手段と、上記n個の基準電圧出力端のそれぞれに1対1に対応して設けられていて、上記基準電圧出力端からそれぞれ出力される基準電圧が所定のレベルずつ上昇する度に、上記基準電圧とA/D変換すべきアナログ電圧との大小関係を比較するn個の比較手段と、上記n個の比較手段からそれぞれ与えられる比較結果をエンコードするエンコード手段と、上記基準電圧出力端からそれぞれ出力される基準電圧の大きさが所定のレベルずつ上昇する度にカウント値をnずつカウントアップするとともに、上記n個の比較手段から出力される論理信号レベルが反転したときに上記カウントアップを停止するカウント手段とを具備し、上記n個の比較手段から出力される論理信号レベルが反転したときのカウント値と上記エンコード手段から出力されるエンコード値とに基づいて上記アナログ電圧をA/D変換したディジタル信号として出力するようにしたことを特徴とする並列カウンタランプ型A/D変換器。

IPC (3)：

H03M 1/36 ,  G02F 7/00 ,  H03M 1/14