Pat

J-GLOBAL ID：200903072651836081

半導体装置の製造方法

Inventor： 中山 創
Applicant, Patent owner： ソニー株式会社
Agent (1)： 佐藤 隆久
Gazette classification：公開公報
Application number (International application number)：1997168791
Publication number (International publication number)：1999017024
Application date： Jun. 25, 1997
Publication date： Jan. 22, 1999
Summary：

【要約】【課題】ゲート電極形成時のエッチング加工おいて、一方のトランジスタのゲート絶縁膜上にゲート電極を構成する材料のエッチング残渣が生じたり、あるいはゲート絶縁膜が破壊されたりする不具合を低減可能で、エッチング加工時のプロセスマージンを拡大することが可能な半導体装置の製造方法を提供する。【解決手段】n型ゲート電極を有するNMOSおよびp型ゲート電極を有するPMOSトランジスタを同一基板に有する半導体装置の製造方法であって、ゲート絶縁層2を介して半導体基板3上に形成されたゲート電極層4のエッチング加工によって除去される各除去領域4bに、各除去領域4bの不純物組成を相互に等しくまたは近似させるように不純物をイオン注入法によって導入し、その後に当該除去領域4bをエッチング加工して除去し、所定パターンのゲート電極4aを形成する。

Claim (excerpt)：

互いに異なる導電型の絶縁ゲート型電界効果トランジスタを同一基板に有し、かつ当該トランジスタの導電型と同じ導電型の不純物がゲート電極に導入された半導体装置の製造方法であって、ゲート絶縁層を介して半導体基板上に形成されたゲート電極層のエッチング加工によって除去される各除去領域に、当該各除去領域の不純物組成を相互に等しくまたは近似させるように不純物をイオン注入法によって導入し、その後に当該除去領域をエッチング加工して除去し、所定パターンのゲート電極を形成する半導体装置の製造方法。

IPC (5)：

H01L 21/8238 ,  H01L 27/092 ,  H01L 21/265 ,  H01L 21/3065 ,  H01L 29/78

FI (4)：

H01L 27/08 321 D ,  H01L 21/265 W ,  H01L 21/302 N ,  H01L 29/78 301 G