Pat

J-GLOBAL ID：200903072665105381

半導体装置

Inventor： 清田 久晴 ,  林 久雄 ,  矢元 久良
Applicant, Patent owner： ソニー株式会社
Agent (1)： 小池 晃 (外2名)
Gazette classification：公開公報
Application number (International application number)：1995304970
Publication number (International publication number)：1997139383
Application date： Mar. 30, 1985
Publication date： May. 27, 1997
Summary：

【要約】【課題】 半導体基板と保護膜との界面の電荷の密度を低下させ、配線材の腐食を防止する。【解決手段】 半導体基板に形成した保護膜上に、少なくとも一層の不純物を含むシリケート・ガラス膜と、水素を含む窒化シリコン膜とを有する半導体装置において、上記保護膜とシリケート・ガラス膜の間に保護膜と接して窒化シリコン膜を形成するとともに、この窒化シリコン膜と上記水素を含む窒素シリコン膜の間に燐の含有量が5重量%以下のシリケート・ガラス膜を少なくとも一層形成する。保護膜と接して形成される窒化シリコン膜の膜厚は、100〜500オングストロームである。

Claim (excerpt)：

半導体基板に形成した保護膜上に、少なくとも一層の不純物を含むシリケート・ガラス膜と、水素を含む窒化シリコン膜とを有する半導体装置において、上記保護膜とシリケート・ガラス膜の間に保護膜と接して窒化シリコン膜が形成されるとともに、この窒化シリコン膜と上記水素を含む窒素シリコン膜の間に燐の含有量が5重量%以下のシリケート・ガラス膜が少なくとも一層形成されていることを特徴とする半導体装置。

IPC (3)：

H01L 21/316 ,  H01L 21/318 ,  H01L 29/78

FI (4)：

H01L 21/316 G ,  H01L 21/316 M ,  H01L 21/318 M ,  H01L 29/78 301 N

Patent cited by the Patent：

Cited by examiner (4)

• 特開昭59-117133
  
• 特開昭58-207640
  
• 特開昭53-048474
  
• 特開昭56-085829