Pat

J-GLOBAL ID：200903072668675936

半導体装置の製造方法

Inventor： 松永 平 ,  塚本 貴
Applicant, Patent owner： 株式会社東芝 ,  加賀東芝エレクトロニクス株式会社
Agent (1)： 鈴江 武彦
Gazette classification：公開公報
Application number (International application number)：1996068332
Publication number (International publication number)：1997260657
Application date： Mar. 25, 1996
Publication date： Oct. 03, 1997
Summary：

【要約】【課題】 高融点金属をゲート電極として用いるMOSFETにおいて、一層目の配線の材料に低融点金属を用いると、その後層間絶縁膜を堆積して平坦化する場合、高温プロセスを使用する平坦化技術を用いることができない。【解決手段】 ソース/ドレインコンタクト電極等の一層目の配線に高融点金属6を用いることで、ウェハ上に形成された段差をBPSG膜8で埋め込み、高温プロセスを用いて平坦化することができ、配線9の段切れを防止することができる。

Claim (excerpt)：

第一導電型の半導体基板の上にゲート酸化膜を形成する工程と、前記ゲート酸化膜の上に第一の高融点金属を堆積する工程と、前記第一の高融点金属をパターニングしてエッチングしゲート電極を形成する工程と、前記ゲート酸化膜をエッチングして段差をつける工程と、前記半導体基板に不純物を高濃度でイオン注入し、高濃度不純物領域を形成する工程と、前記第一の高融点金属上に第二の高融点金属を堆積する工程と、前記第二の高融点金属をパターニングしてエッチングで除去し、少なくとも前記ゲート電極と前記高濃度不純物領域との間に第一の開口部を形成する工程と、前記第一の開口部内の基板面に不純物を低濃度でイオン注入し、不純物低濃度領域を形成する工程と、前記第二の高融点金属上に層間絶縁膜を堆積し、メルティングにより平坦にする工程と、前記層間絶縁膜の一部をエッチングにより除去し、第二の開口部を形成する工程と、前記第二の開口部内にAl等の低融点金属を堆積し、配線を形成する工程とを具備することを特徴とする半導体装置の製造方法。

IPC (4)：

H01L 29/78 ,  H01L 21/28 301 ,  H01L 21/768 ,  H01L 21/336

FI (4)：

H01L 29/78 301 G ,  H01L 21/28 301 R ,  H01L 21/90 C ,  H01L 29/78 301 Y