Pat

J-GLOBAL ID：200903072673230195

ポリシング回路

Inventor： 品田 重男 ,  高野 光広 ,  高瀬 晶彦 ,  山中 直明 ,  佐藤 陽一 ,  竹尾 浩 ,  草柳 道夫 ,  井口 一雄 ,  田中 淳
Applicant, Patent owner： 株式会社日立製作所 ,  日本電信電話株式会社 ,  富士通株式会社
Agent (1)： 富田 和子
Gazette classification：公開公報
Application number (International application number)：1993096064
Publication number (International publication number)：1994311178
Application date： Apr. 22, 1993
Publication date： Nov. 04, 1994
Summary：

【要約】 (修正有)【目的】 ATM網におけるポリシング回路において、ハード量を低減する。【構成】 セルを受信してユーザ識別情報を検出するセル検出器1と、あらかじめ定めた値T0までカウントする自走カウンタ6と、識別情報に対応させ、セルの到着時刻として自走カウンタ値を格納するスタンプメモリ部5と、あらかじめ定められた監視時間および許容到着セル個数をセル到着違反判定のためのパラメータとして格納するためのパラメータメモリ3と、ユーザに対応して、到着時刻と、監視時間および許容到着セル個数とに基づいてセル到着違反の有無を判定する判定部2とを有し、スタンプメモリ部は、ユーザ毎に、許容到着セル個数に基づいてブロック分割され巡回的に使用される。

Claim (excerpt)：

非同期転送モードネットワーク(ATM網)における、あらかじめ定められたユーザ識別情報が付加されたセルの到着を監視するポリシング回路であって、前記セルを受信して該セルの前記ユーザ識別情報を検出するセル検出器と、あらかじめ定めた値T0(ただし、T0は自然数)までカウントして巡回的に自走する自走カウンタと、前記ユーザ識別情報に対応させ、前記セルの到着時刻として該自走カウンタのカウンタ値を格納するスタンプメモリ部と、前記ユーザ識別情報に対応させたあらかじめ定められた監視時間および該監視時間内の許容到着セル個数をセル到着違反判定のためのパラメータとして格納するためのパラメータメモリと、個々のセル到着時に該セルのユーザに対応して、前記スタンプメモリ部に格納された到着時刻と、前記パラメータメモリに格納された監視時間および許容到着セル個数とに基づいてセル到着違反の有無の判定をする判定部とを有し、前記スタンプメモリ部は、前記ユーザ毎に、前記許容到着セル個数に基づいてブロック分割され、該ブロック分割内では、巡回的に使用されることを特徴とするポリシング回路。

IPC (2)：

H04L 12/48 ,  G06F 15/48