Pat

J-GLOBAL ID：200903072675188951

薄膜トランジスタ及びその製造方法

Inventor： 余田 政人
Applicant, Patent owner： 東芝電子エンジニアリング株式会社 ,  株式会社東芝
Agent (1)： 蔦田 璋子 (外1名)
Gazette classification：公開公報
Application number (International application number)：1996011829
Publication number (International publication number)：1997205209
Application date： Jan. 26, 1996
Publication date： Aug. 05, 1997
Summary：

【要約】【課題】 薄膜トランジスタが水分等によって徐々に性能低下を起こすことを防止する。【解決手段】薄膜トランジスタ(TFT)の最上層に設けられる保護膜としての窒化ケイ素膜7を成膜する際の、プラズマCVD(プラズマ化学気相堆積)装置の設定条件を最適化する。すなわち、水素原子含有量が少なく、これにより、水分等の遮蔽性能の優れた窒化ケイ素膜7とする。特に、基板温度を300〜350°Cの範囲に設定するとともに、被覆される半導体層が損傷を受けない成膜条件とした。

Claim (excerpt)：

薄膜トランジスタの最上層に保護膜として窒化ケイ素膜が配される薄膜トランジスタにおいて、前記窒化ケイ素膜の化学組成におけるN-H/Si-Hの化学結合比が0.13以下であり、Si-H/Si-Nの化学結合比が0.026以下であることを特徴とする薄膜トランジスタ。

IPC (3)：

H01L 29/786 ,  G02F 1/136 500 ,  H01L 21/318

FI (3)：

H01L 29/78 619 A ,  G02F 1/136 500 ,  H01L 21/318 B