Pat

J-GLOBAL ID：200903072719295742

半導体集積回路

Inventor： 野村 宣生
Applicant, Patent owner： 富士通株式会社 ,  富士通ヴィエルエスアイ株式会社
Agent (1)： 恩田 博宣
Gazette classification：公開公報
Application number (International application number)：1992060154
Publication number (International publication number)：1993267575
Application date： Mar. 17, 1992
Publication date： Oct. 15, 1993
Summary：

【要約】【目的】本発明はチップサイズを増大させることなく電源配線及び信号配線によるノイズの伝達を防止することを目的とする。【構成】チップ上でノイズ源となる高出力素子Tr とノイズ源とならない通常素子とを接続する配線3,5,6に該配線より高抵抗及び高容量のノイズ吸収層7が介在される。

Claim (excerpt)：

チップ上でノイズ源となる高出力素子(Tr )とノイズ源とならない通常素子とを接続する配線(3,5,6)に該配線より高抵抗及び高容量のノイズ吸収層(7)を介在させたことを特徴とする半導体集積回路。

IPC (2)：

H01L 27/04 ,  H01L 21/90