Pat

J-GLOBAL ID：200903072733238611

半導体装置の製造方法

Inventor： 藁科 卓
Applicant, Patent owner： 富士通株式会社
Agent (1)： 井桁 貞一
Gazette classification：公開公報
Application number (International application number)：1992064109
Publication number (International publication number)：1993267112
Application date： Mar. 19, 1992
Publication date： Oct. 15, 1993
Summary：

【要約】【目的】 シリコンウエハ等の半導体基板に関し,熱処理により発生する反りの低減ないし防止を目的とする。【構成】 半導体集積回路が形成されるチップ領域の境界に溝をあらかじめ形成する。この溝の深さは,基板表面に形成される不純物拡散層の厚さと等しいかより大きく選ばれる。溝は,基板の表面および裏面の双方に形成してもよい。あるいは,とくに大きな反りが発生する領域にのみ選択的に溝を形成してもよい。さらに,縦横方向に延在する溝の交点に,基板を貫通する穴を設けてもよい。

Claim (excerpt)：

半導体基板の表面に画定された複数の領域であって,各々に半導体集積回路が形成されるチップ領域の境界線に対応する溝を該半導体集積回路が形成するための最初の熱処理が行われる前に該表面にあらかじめ形成する工程を含むことを特徴とする半導体装置の製造方法。