Pat
J-GLOBAL ID:200903072748902534
画素回路及、アクティブマトリクス装置及び表示装置
Inventor:
,
,
Applicant, Patent owner:
Agent (1):
鈴木 晴敏
Gazette classification:公開公報
Application number (International application number):2004164681
Publication number (International publication number):2005345722
Application date: Jun. 02, 2004
Publication date: Dec. 15, 2005
Summary:
【課題】電気光学素子の特性変動及びトランジスタの閾電圧変動に対する補償機能を付加した画素回路において、構成素子数を削減する。【解決手段】画素回路101は、電気光学素子117と、1個の保持容量C111と、サンプリングトランジスタ115、ドライブトランジスタ111、スイッチングトランジスタ112、第1検知トランジスタ114及び第2検知トランジスタ113からなる5個のNチャネル薄膜トランジスタとを備えている。サンプリングトランジスタ115は信号線から入力信号をサンプリングして保持容量C111に保持し、ドライブトランジスタ111は、保持された信号電位に応じて電気光学素子117を電流駆動し、第1及び第2検知トランジスタ114,113はドライブトランジスタ111の閾電圧を検知しあらかじめその影響をキャンセルする為に検知した電位を保持容量C111に保持する。【選択図】図6
Claim (excerpt):
走査線と信号線とが交差する部分に配された画素回路であって、
電気光学素子と、1個の保持容量と、サンプリングトランジスタ、ドライブトランジスタ、スイッチングトランジスタ、第1検知トランジスタ及び第2検知トランジスタからなる5個のNチャネル薄膜トランジスタとを備え、
該ドライブトランジスタのソースとゲートとの間に該保持容量が接続し、
該ドライブトランジスタのソースと所定のカソード電位との間に該電気光学素子が接続し、
該ドライブトランジスタのソースと第1の接地電位との間に該第1検知トランジスタが接続し、
該ドライブトランジスタのゲートと第2の接地電位との間に該第2検知ランジスタが接続し、
該ドライブトランジスタのゲートと該信号線との間に該サンプリングトランジスタが接続し、
該ドライブトランジスタのドレインと所定の電源電位との間に該スイッチングトランジスタが接続しており、
前記サンプリングトランジスタは走査線によって選択された時動作し、該信号線から入力信号をサンプリングして該保持容量に保持し、
前記ドライブトランジスタは、該保持容量に保持された信号電位に応じて該電気光学素子を電流駆動し、
前記スイッチングトランジスタは走査線によって選択された時導通して該電源電位から該ドライブトランジスタに電流を供給し、
前記第1及び第2検知トランジスタは走査線によって選択された時動作し、該電気光学素子の電流駆動に先だって該ドライブトランジスタの閾電圧を検知しあらかじめその影響をキャンセルする為に該検知した電位を該保持容量に保持することを特徴とする画素回路。
IPC (3):
G09G3/30
, G09G3/20
, H05B33/14
FI (7):
G09G3/30 J
, G09G3/30 K
, G09G3/20 624B
, G09G3/20 641D
, G09G3/20 642B
, G09G3/20 670J
, H05B33/14 A
F-Term (15):
3K007AB17
, 3K007BA06
, 3K007DB03
, 3K007GA00
, 3K007GA04
, 5C080AA06
, 5C080BB05
, 5C080DD05
, 5C080DD29
, 5C080EE29
, 5C080FF11
, 5C080JJ02
, 5C080JJ03
, 5C080JJ04
, 5C080JJ05
Patent cited by the Patent:
Cited by applicant (5)
Show all
Cited by examiner (4)