Pat
J-GLOBAL ID：200903072761172197
半導体装置
Inventor：
Applicant, Patent owner：
Agent (1)：
堀 城之
Gazette classification：公開公報
Application number (International application number)：1997340830
Publication number (International publication number)：1999163342
Application date： Nov. 27, 1997
Publication date： Jun. 18, 1999
Summary：
【要約】【課題】 トレンチ溝を有する縦型電界効果トランジスタにおいて、ゲート電極抵抗とオン抵抗を低減した半導体装置を実現する。【解決手段】 第1導電型半導体基板1または第1導電型エピタキシャル層2の表面部に、第2導電型の第1拡散層3および第1導電型の第2拡散層7が二重に形成され、さらにその表面にゲート酸化膜5およびゲート電極6が埋設されるトレンチ溝4を有し、かつチャネルがトレンチ溝4の深さ方向となる縦方向に配設される半導体装置において、ゲート電極6の一部をトレンチ溝4の深さ方向にエッチングして中空部分41を形成し、その中空部分41の底部にゲート酸化膜5よりも厚い酸化膜層8を、さらにその上部にゲート電極よりも導電性の高い金属9を埋め込んである構成とした。
Claim (excerpt)：
第1導電型半導体基板または第1導電型エピタキシャル層の表面部に、第2導電型の第1拡散層および第1導電型の第2拡散層が二重に形成され、さらにその表面にゲート酸化膜およびゲート電極が埋設されるトレンチ溝を有し、かつチャネルがトレンチ溝の深さ方向となる縦方向に配設される半導体装置において、前記ゲート電極の一部をトレンチ溝の深さ方向にエッチングして中空部分を形成し、その中空部分の底部に前記ゲート酸化膜よりも厚い酸化膜層を、さらにその上部に前記ゲート電極よりも導電性の高い金属を埋め込んであることを特徴とする、半導体装置。
IPC (2)：
FI (3)：
H01L 29/78 652 K
, H01L 29/62 G
, H01L 29/78 653 C
