Pat
J-GLOBAL ID:200903072780001816

多重伝送装置

Inventor:
Applicant, Patent owner:
Agent (1): 久力 正一
Gazette classification:公開公報
Application number (International application number):1992105850
Publication number (International publication number):1994181591
Application date: Mar. 31, 1992
Publication date: Jun. 28, 1994
Summary:
【要約】 (修正有)【目的】 多重通信線間でショートした場合にも制御情報の伝送を可能とする。【構成】 バイアス回路6は、電源に抵抗を介してコレクタが接続され、ベースが信号線を介してCPU8の制御信号出力端子に接続され、エミッタが抵抗61を介して分岐バスBUS-B に接続されたトランジスタTR62と、分岐バスBUS-A にコレクタが接続され、ベースが抵抗を介して電源に接続され、エミッタが抵抗64及びダイオードを介して接地されたTR63とを備える。正常状態では、CPU8からの制御信号としてベース電圧が負荷されTR62はオンで分岐バスBUS-B は通信可能状態にある。通信不能状態または多重バス1のツイストペア線1A,1B間でショートするとCPU8からの制御信号がオフとなり、TR62のベース電圧が低下してオフとなり分岐バスBUS-B の通信を中止させる。
Claim (excerpt):
一対の多重通信線と、該多重通信線に接続された複数のノードとを備えた多重伝送装置であって、上記複数のノードは、各々上記一対の多重通信線間のショートを検出するショート検出手段と、ショート検出時に上記一対の多重通信線の一方の通信動作を停止し、他方のみで通信を行わせる通信制御手段とを有することを特徴とする多重伝送装置。
IPC (3):
H04Q 9/00 311 ,  H04L 12/40 ,  H04L 29/14
FI (2):
H04L 11/00 320 ,  H04L 13/00 311

Return to Previous Page