Pat
J-GLOBAL ID：200903072794813562

ディスクアレイ制御装置

Inventor：
藤本 和久

About 藤本 和久

, 
田中 淳

About 田中 淳

, 
藤林 昭

About 藤林 昭


Applicant, Patent owner：
株式会社日立製作所

About 株式会社日立製作所


Agent (1)： 小川 勝男
Gazette classification：公開公報
Application number (International application number)：1999001668
Publication number (International publication number)：2000200156
Application date： Jan. 07, 1999
Publication date： Jul. 18, 2000
Summary：
【要約】【課題】 チャネルIF部、ディスクIF部-キャッシュメモリ間の全てのアクセスパスを効率的に使用することを可能とし、キャッシュメモリへのデータ転送スループットの高いディスクアレイ制御装置を提供することである。【解決手段】 ホストコンピュータ50と第1の種類のチャネルで接続するためのチャネルインターフェース部411と、ホストコンピュータ51と第2の種類のチャネルで接続するためのチャネルインターフェース部413と、磁気ディスク装置とのインターフェースを有する複数のディスクインターフェース部414、415と、キャッシュメモリ部14と、共有メモリ部15とを設け、前記キャッシュメモリ部に接続されるアクセスパスの本数は、前記共有メモリ部に接続されるアクセスパスの本数より少なくする。
Claim (excerpt)：
第1のホストコンピュータと第1の種類のチャネルで接続するための第1のチャネルインターフェース部と、第2のホストコンピュータと前記第1の種類と異なる第2の種類のチャネルで接続するための第2のチャネルインターフェース部と、磁気ディスク装置とのインターフェースを有する複数のディスクインターフェース部と、前記第1及び第2のチャネルインターフェース部と前記複数のディスクインターフェース部とに接続され、前記磁気ディスク装置に対しリード/ライトされるデータを一時的に格納するキャッシュメモリ部と、前記第1及び第2のチャネルインターフェース部と前記複数のディスクインターフェース部とに接続され、チャネルインターフェース部及びディスクインターフェース部と前記キャッシュメモリとの間のデータ転送に関する制御情報を格納する共有メモリ部とを有し、前記キャッシュメモリ部に接続されるアクセスパスの本数は、前記共有メモリ部に接続されるアクセスパスの本数より少ないことを特徴とするディスクアレイ制御装置。
IPC (4)：
G06F 3/06 540 ,  G06F 3/06 301 ,  G06F 12/08 ,  G06F 12/08 320
FI (5)：
G06F 3/06 540 ,  G06F 3/06 301 G ,  G06F 12/08 B ,  G06F 12/08 G ,  G06F 12/08 320
F-Term (10)：
5B005JJ11 ,  5B005KK12 ,  5B005KK15 ,  5B005MM11 ,  5B005MM12 ,  5B005NN12 ,  5B065BA01 ,  5B065CA11 ,  5B065CA30 ,  5B065CH01
Patent cited by the Patent：
Cited by examiner (5)
Show all

Return to Previous Page

TOP

BOTTOM