Pat

J-GLOBAL ID：200903072805347100

半導体装置の製造方法

Inventor： 西井 勝則
Applicant, Patent owner： 松下電器産業株式会社
Agent (1)： 小鍜治 明 (外2名)
Gazette classification：公開公報
Application number (International application number)：1993182576
Publication number (International publication number)：1995037905
Application date： Jul. 23, 1993
Publication date： Feb. 07, 1995
Summary：

【要約】【目的】 サブミクロンゲート長で低ゲート抵抗なn型高濃度層非対称GaAsMESFETの製造方法を提供する。【構成】 GaAs基板1にドレイン側n型低濃度層5と自己整合した絶縁薄膜パターン7を形成する。このパターン上に高融点金属ゲート電極8を形成する。これにより実効的なゲート長を短縮し、またn型高濃度層をソース側とドレイン側で非対称に形成する。

Claim (excerpt)：

半導体基板にイオン注入によりn型活性層を形成する工程と、ドレイン側n型低濃度層をイオン注入で形成する工程と、前記ドレイン側n型低濃度層上に前記ドレイン側n型低濃度層と同形状の絶縁薄膜パターンを自己整合で形成する工程と、全面に高融点金属薄膜を形成し、前記絶縁薄膜パターン上および前記半導体基板上におよぶ位置に前記高融点金属薄膜を加工し高融点金属ゲート電極を形成する工程と、前記高融点金属ゲート電極をマスクにソース・ドレインn型高濃度層をイオン注入により形成する工程とを有することを特徴とする半導体装置の製造方法。

IPC (4)：

H01L 21/338 ,  H01L 29/812 ,  H01L 29/43 ,  H01L 29/417

FI (4)：

H01L 29/80 F ,  H01L 29/46 T ,  H01L 29/50 J ,  H01L 29/80 B