Pat

J-GLOBAL ID：200903072814956403

応力チャネルを有する電界効果トランジスタおよびその製造方法

Inventor： ブルース・ビー・ドリス ,  ドゥレセティ・チダムバラオ ,  クサヴィエ・ベー ,  ジャック・エイ・マンデルマン ,  デヴェンドラ・ケイ・サンダナ ,  ドミニク・ジェイ・シェピス
Applicant, Patent owner： インターナショナル・ビジネス・マシーンズ・コーポレーション
Agent (3)： 坂口 博 ,  市位 嘉宏 ,  上野 剛史
Gazette classification：公開公報
Application number (International application number)：2003396240
Publication number (International publication number)：2004193596
Application date： Nov. 26, 2003
Publication date： Jul. 08, 2004
Summary：

【課題】電流チャネル22の応力によって電荷キャリア移動度が増大した電界効果トランジスタを提供する。【解決手段】この応力の方向は電流が流れる方向(縦方向)である。PFETデバイスではこの応力が圧縮応力であり、NFETデバイスではこの応力が引張り応力である。この応力は、チャネルの下の領域32にある圧縮膜34によって生み出される。この圧縮膜がチャネル22を押し上げ、それによってチャネルが曲がる。PFETデバイスでは、圧縮膜がチャネルの端部31の下(例えばソースおよびドレインの下)に配置され、それによってチャネルの上部22Aが圧縮される。NFETデバイスでは、圧縮膜がチャネルの中央部40の下(例えばゲートの下)に配置され、それによってチャネルの上部22Aが引っ張られる。したがって、NFETデバイスとPFETデバイスの両方を強化することができる。これらのデバイスを製造する方法が含まれている。【選択図】図1

Claim (excerpt)：

a)チャネルと、 b)前記チャネルの下のアンダーカットされた領域と、 c)前記チャネルの上に配置されたゲート電極と、 d)前記アンダーカット領域にある圧縮膜と を備え、 前記圧縮薄膜が、前記ゲート電極の下の前記チャネルの領域に縦方向の応力を生み出す 電界効果トランジスタ。

IPC (5)：

H01L21/336 ,  H01L21/8238 ,  H01L27/08 ,  H01L27/092 ,  H01L29/786

FI (4)：

H01L29/78 618Z ,  H01L27/08 331E ,  H01L29/78 626C ,  H01L27/08 321C

F-Term (38)：

5F048AA08 ,  5F048AC01 ,  5F048AC03 ,  5F048AC04 ,  5F048BA09 ,  5F048BA16 ,  5F048BC11 ,  5F048BC16 ,  5F048BD01 ,  5F048BD05 ,  5F048BD06 ,  5F048BG05 ,  5F048BG13 ,  5F110AA01 ,  5F110AA07 ,  5F110BB04 ,  5F110CC02 ,  5F110DD05 ,  5F110DD12 ,  5F110DD13 ,  5F110DD14 ,  5F110DD17 ,  5F110DD21 ,  5F110DD25 ,  5F110FF02 ,  5F110FF23 ,  5F110GG01 ,  5F110GG02 ,  5F110GG03 ,  5F110GG04 ,  5F110GG12 ,  5F110GG17 ,  5F110HJ13 ,  5F110HJ23 ,  5F110NN02 ,  5F110NN62 ,  5F110NN65 ,  5F110QQ19