Pat

J-GLOBAL ID：200903072887271220

半導体装置及びその製造方法

Inventor： 下井田 良雄
Applicant, Patent owner： 日産自動車株式会社
Agent (1)： 三好 秀和 (外8名)
Gazette classification：公開公報
Application number (International application number)：1998365396
Publication number (International publication number)：2000188397
Application date： Dec. 22, 1998
Publication date： Jul. 04, 2000
Summary：

【要約】【課題】 UMOS等の電力用絶縁ゲート型半導体装置のサージ等に対する破壊耐量を向上させる。【解決手段】 n型の半導体領域3と、このn型の半導体領域3の内部に配置されたpベース領域4と、このpベース領域4内の最深部よりも浅く形成された溝部と、pベース領域4の表面に配置されたn+ソース領域5と、pベース領域4の下部に配置されたn+埋め込みドレイン領域2と、溝部の側壁に形成されたゲート絶縁膜6と、溝部の内部に埋め込まれた制御電極7とを少なくとも有している。さらに、n型の半導体領域3の表面から、n+埋め込みドレイン領域2に達するn型の引き出し領域(シンカー)8を有する。溝部の底部コーナー部はpベース領域4に覆われており、溝部の底部の中央部はn型の半導体領域3に接している。

Claim (excerpt)：

第1導電型の半導体領域と、前記半導体領域の内部に配置された第2導電型のベース領域と、前記ベース領域内の最深部よりも浅く形成された溝部と、前記ベース領域の表面に配置された第1導電型の第1主電極領域と、前記ベース領域の下部に配置された第2主電極領域と、前記溝部の側壁に形成されたゲート絶縁膜と、前記溝部の内部に埋め込まれた制御電極とから少なくとも構成されたことを特徴とする半導体装置。

FI (4)：

H01L 29/78 652 C ,  H01L 29/78 301 V ,  H01L 29/78 653 A ,  H01L 29/78 655 Z

F-Term (8)：

5F040DC01 ,  5F040DC03 ,  5F040EB13 ,  5F040EB14 ,  5F040EC20 ,  5F040EE02 ,  5F040EF01 ,  5F040FC05