Pat
J-GLOBAL ID:200903072907891034
半導体記憶装置
Inventor:
,
Applicant, Patent owner:
,
Agent (1):
小川 勝男
Gazette classification:公開公報
Application number (International application number):1993092751
Publication number (International publication number):1994302186
Application date: Apr. 20, 1993
Publication date: Oct. 28, 1994
Summary:
【要約】【目的】 本発明の目的は、カラム系回路倍周期動作方式を用いた場合において、第1アドレスが偶数であるか、奇数であるかにかかわらず、アドレスの動作モードに対応したアドレスインクリメント動作を可能とすることにある。【構成】 カラムアドレス偶数番地に対応する第1メモリセルアレイ20Bと、カラムアドレスの奇数番地に対応する第2メモリセルアレイ20Aと、偶数アドレス又は奇数アドレスの構成ビットを、モード設定信号に応じてシフトさせるための論理回路22B,23とを設け、第1アドレスが偶数であるか、奇数であるかにかかわらず、初期設定により決定されるアドレスの動作モードに対応したアドレスインクリメント動作を実現する。
Claim (excerpt):
所望のワード線を選択した状態でカラムアドレスを順次変化させることにより、メモリセルのアクセスを可能とするモードを有する半導体記憶装置において、カラムアドレス偶数番地に対応する第1メモリセルアレイと、カラムアドレスの奇数番地に対応する第2メモリセルアレイと、偶数アドレス又は奇数アドレスの構成ビットを、モード設定信号に応じてシフトさせるための論理回路とを含むことを特徴とする半導体記憶装置。
Patent cited by the Patent:
Cited by examiner (2)
-
特開昭63-053788
-
特開昭61-170994
Return to Previous Page