Pat

J-GLOBAL ID：200903072931283576

パワートランジスタモジュール

Inventor： 山田 敏総 ,  征矢野 伸 ,  新井 悦男 ,  渡辺 学 ,  五十嵐 征輝
Applicant, Patent owner： 富士電機株式会社
Agent (1)： 山口 巖
Gazette classification：公開公報
Application number (International application number)：1993269353
Publication number (International publication number)：1995099275
Application date： Oct. 28, 1993
Publication date： Apr. 11, 1995
Summary：

【要約】【目的】スイッチング動作時に発生するスイッチングサージを抑制し、併せて上下アームのスイッチング特性のバランスが図れるようにしたパワートランジスタモジュール、特にその内部配線構造を提供する。【構成】2組のパワートランジスタTr1,Tr2 を直列に内部接続してハーフブリッジを構成したパワートランジスタモジュールを対象に、基板上の回路パターン3を上アームと下アームに分離した上で、トランジスタTr2 のマウントパターン部から引出した外部導出端子7(C2E1)にトランジスタTr1 のエミッタ信号端子9(e1)のリード線11を接続するとともに、該信号端子の接続地点から分岐した内部接続端子13をトランジスタTr1 のエミッタパターン部に接続し、この内部接続端子13の上で適正な内部配線インダクタンスl1 (l1=l2) を付与するように調整して、スイッチング動作時に生じる跳ね上がり電圧を抑制する。

Claim (excerpt)：

ブリッジ回路の上下アームとして、最小単位2個組のスイッチング用パワートランジスタチップTr1,Tr2 を直列に内部接続してパッケージングしたパワートランジスタモジュールであり、トランジスタチップTr1,Tr2 を搭載した回路基板の回路パターンからそれぞれ主回路用外部導出端子C1, C2E1, E2、ゲート端子G1, G2を引出したものにおいて、前記基板の回路パターンをトランジスタチップTr1 とトランジスタチップTr2 との間で分離した上で、外部導出端子C2E1, E2にトランジスタチップTr1,Tr2 に対応する補助エミッタ端子としての信号端子e1, e2を接続するとともに、外部導出端子C2E1における信号端子e1の接続地点より分岐してトランジスタチップTr1 に対応する基板上のエミッタパターン部との間に所望の配線インダクタンスを付与する内部接続端子を接続したことを特徴とするパワートランジスタモジュール。

IPC (3)：

H01L 23/48 ,  H01L 25/07 ,  H01L 25/18