Pat
J-GLOBAL ID：200903072932477242
電荷結合素子
Inventor：
,
,
Applicant, Patent owner：
Agent (1)：
長谷川 芳樹 (外3名)
Gazette classification：公開公報
Application number (International application number)：1993338547
Publication number (International publication number)：1995202172
Application date： Dec. 28, 1993
Publication date： Aug. 04, 1995
Summary：
【要約】【目的】 ゲート酸化膜の静電破壊を起こさないCCD構造を提供する。【構成】 P型Siエピ成長層21にNウエル22が形成され、ゲート酸化膜23上にゲート電極24a〜dが形成されて複数個のMOSダイオードが構成されている。また、N+ 拡散層からなるリセットドレイン25およびフローティング・ディフュージョン26、並びにリセット・ゲート電極27を備えたMOSFETが形成されている。また、Nウエル22よりも深く不純物濃度が高いN拡散層30が形成されている。この中にはN拡散層30より浅く不純物濃度が高いN+拡散層31、および複数個のP+ 拡散層32a〜eが形成されている。N+ 拡散層31はリセット・ドレイン25に接続され、N拡散層30はNウエル22と同電位になっている。P+ 拡散層32a〜dはゲート電極24a〜d、P+ 拡散層32eはリセット・ゲート電極27に接続されている。
Claim (excerpt)：
第1導電型の半導体基板に形成された第2導電型の第1の不純物領域と、この第2導電型の第1の不純物領域に形成された複数個の電荷転送用MOSダイオードとを備えた電荷結合素子において、第2導電型の前記第1の不純物領域に電気的に接続されて前記半導体基板に形成された第2導電型の第2の不純物領域と、前記各MOSダイオードのゲート電極にそれぞれ電気的に接続されて第2導電型の前記第2の不純物領域に形成された第1導電型の複数個の不純物領域とを備え、第2導電型の前記第2の不純物領域と第1導電型の複数個の前記各不純物領域とで形成される各保護ダイオードの降伏電圧V<SB>B </SB>は、前記各MOSダイオードのゲート酸化膜の耐圧をV<SB>OX</SB>、第2導電型の前記第1の不純物領域への印加電圧をV<SB>N </SB>、前記各ゲート電極への印加電圧の上限をV<SB>H </SB>下限をV<SB>L </SB>とした場合に、第1導電型がP型、第2導電型がN型のときに次式|V<SB>N </SB>|+|V<SB>L </SB>|<V<SB>B </SB><V<SB>OX</SB>V<SB>H </SB>≦V<SB>N</SB>の関係を満たし、第1導電型がN型、第2導電型がP型のときに次式|V<SB>N </SB>|+|V<SB>H </SB>|<V<SB>B </SB><V<SB>OX</SB>V<SB>N </SB>≦V<SB>L</SB>の関係を満たすことを特徴とする電荷結合素子。
IPC (3)：
H01L 29/762
, H01L 21/339
, H01L 27/148
H01L 29/76 301 A
, H01L 27/14 B
