Pat
J-GLOBAL ID:200903072932510452
トランジスタの構造及び製造方法
Inventor:
Applicant, Patent owner:
Agent (1):
山川 政樹
Gazette classification:公開公報
Application number (International application number):1997258198
Publication number (International publication number):1998144805
Application date: Sep. 24, 1997
Publication date: May. 29, 1998
Summary:
【要約】【課題】 本発明は、トランジスタに関するもので、特にSRAMセルのアクセストランジスタが低電圧動作のに適するようにしたトランジスタの構造及び製造方法に関する。【解決手段】 本発明トランジスタはその活性領域に窪み部を形成させたことを特徴とするものである。また、本発明は、これをアクセストランジスタとして使用したSRAMである。
Claim (excerpt):
半導体基板と、前記半導体基板に形成されたフィールド領域で区画された活性領域と、前記活性領域に形成させた窪み部と、前記窪み部を含む活性領域上に形成させたゲート電極と、前記活性領域のゲート電極の両側に形成された不純物領域とを含むことを特徴とするトランジスタの構造。
IPC (3):
H01L 21/8244
, H01L 27/11
, H01L 29/78
FI (2):
H01L 27/10 381
, H01L 29/78 301 R
Patent cited by the Patent:
Cited by examiner (3)
-
特開昭63-129657
-
特開平2-197137
-
半導体集積回路装置及びその製造方法
Gazette classification:公開公報
Application number:特願平6-290432
Applicant:日本電気株式会社
Return to Previous Page