Pat
J-GLOBAL ID：200903072950092471
半導体ウエーハの製造方法及びSIMSによる分析方法
Inventor：
,
,
,
Applicant, Patent owner：
Agent (1)：
舘野 公一
Gazette classification：公開公報
Application number (International application number)：1993217985
Publication number (International publication number)：1995058304
Application date： Aug. 10, 1993
Publication date： Mar. 03, 1995
Summary：
【要約】【目的】 分析用試料の作製工程に伴う問題点を解決し、試料ウエーハ表面の不純物をSIMSにより精度良く測定できるようにする。【構成】 半導体基板(試料ウエーハ)1の表面2上に、SOI構造を有するキャップウエーハ11を重ね合わせて密着させ、N2 雰囲気内で350°C・2時間、熱処理して接合ウエーハ21とした後、キャップウエーハについてフッ酸と硝酸と純水の混合液で基体Si層12を、次いでフッ酸等でSiO2 層13をエッチングすることにより、半導体基板1の表面2上に薄膜Si層14を設けた構造の半導体ウエーハ31を作製しSIMSで分析する。迅速に半導体基板をキャップすることができるので半導体基板表面の汚染が防止でき、低温の熱処理で接合可能であるため半導体基板表面の不純物が内部に拡散することがなく、試料作製中において比較的低い温度で気化しやすい物質の気化も防止することができる。
Claim (excerpt)：
半導体基板の表面に、2層以上の特性の異なる層よりなるキャップウエーハを重ね合わせて密着させ、熱処理により接合した後、適宜の薬液によるキャップウエーハ部のエッチングを行って接合面上に薄膜を残し、半導体基板上に半導体薄膜を有する半導体ウエーハを得ることを特徴とする半導体ウエーハの製造方法。
IPC (5)：
H01L 27/12
, G01N 23/22
, H01L 21/02
, H01L 21/306
, H01L 21/66
