Pat

J-GLOBAL ID：200903073040636768

電流密度の小さい磁気抵抗型メモリ

Inventor： ヴェルナー ヴェーバー ,  ローラント テーヴェス
Applicant, Patent owner： インフィネオン テクノロジース アクチエンゲゼルシャフト
Agent (1)： 矢野 敏雄 (外4名)
Gazette classification：公表公報
Application number (International application number)：2000572854
Publication number (International publication number)：2002526909
Application date： Sep. 17, 1999
Publication date： Aug. 20, 2002
Summary：

【要約】本明細書は、磁気抵抗型メモリに関するものであり、このメモリの電流密度はビット線路および/またはワード線路において次のようして低減されており、従って電子移動問題が回避される。すなわち、スペースを節約する電界凝縮が例えばフェライトによって、本来のメモリセルの周辺領域に達成されるようにして低減される。

Claim (excerpt)：

ビット線路とワード線路(LTO1,LTO2;LTU1,LTU2)も含めたメモリセル(WML,HML)が当該メモリセルのラテラル領域(LBZ)では2つの層(A,E;F,H)の間に配置されており、 当該2つの層の材料は高い透磁性数を有する、ことを特徴とする磁気抵抗型メモリ。

IPC (4)：

H01L 27/105 ,  G11C 11/14 ,  G11C 11/15 ,  H01L 43/08

FI (5)：

G11C 11/14 A ,  G11C 11/14 Z ,  G11C 11/15 ,  H01L 43/08 Z ,  H01L 27/10 447

F-Term (4)：

5F083GA09 ,  5F083JA56 ,  5F083LA12 ,  5F083LA16