半導体装置の製造方法

Inventor：
Applicant, Patent owner：
Agent (1)：小鍜治明 (外2名)
Gazette classification：公開公報
Application number (International application number)：1991234513
Publication number (International publication number)：1993074805
Application date： Sep. 13, 1991
Publication date： Mar. 26, 1993
Summary：

【要約】 (修正有)【目的】 MOSのゲート下あるいは非晶質形成を伴う注入時の非晶質層の形成における形状をボイド発生の起こりにくい形とする方法の提供。【構成】 LDD注入の状態において比較的浅いところに非晶質形成のイオン注入を行う。そして場合によってはこの形状の時にLDD注入か接合形成のための注入を行う。そしてサイドウォールSiO2を側壁に残してその後ソース・ドレイン高濃度注入あるいは非晶質を伴う高濃度イオン注入を行う。この時に非晶質層ができないイオンの種類のときには非晶質層形成のための別のイオンの注入を行うこともある。このサイドウォール形成前に注入するときには非晶質層の形成のための注入では二回目に形成される非晶質層の深さに比べて十分浅いことが必須である。

Claim (excerpt)：

段差を有する半導体基板表面に第1の非晶質層を形成するためのイオンを注入する工程と、堆積薄膜を堆積して異方性エッチングによって段差部にのみ前記堆積膜を残す工程、そして第1の非晶質層よりも深い位置にまで第2の非晶質層を形成できる条件にてイオンを注入する工程を少なくとも備えたことを特徴とする半導体装置の製造方法。

IPC (3)：

H01L 21/336 , H01L 29/784 , H01L 21/265

FI (3)：

H01L 29/78 301 L , H01L 21/265 Q , H01L 21/265 L

Patent cited by the Patent：

Cited by examiner (3)

特開昭61-278165
特開平1-233723
特開昭63-155720

Return to Previous Page