Pat

J-GLOBAL ID：200903073051337991

薄膜トランジスタ及びその製造方法

Inventor： 亀田 正明 ,  原田 康樹
Applicant, Patent owner： 三洋電機株式会社
Agent (1)： 鳥居 洋
Gazette classification：公開公報
Application number (International application number)：1994119152
Publication number (International publication number)：1995326762
Application date： May. 31, 1994
Publication date： Dec. 12, 1995
Summary：

【要約】【目的】 この発明は、工程を短縮し、低コスト化を実現したLDD構造と同様のオフ電流を低減する薄膜トランジスタを提供することを目的とする。【構成】 この発明は、基板1上に形成された多結晶半導体膜にチャネル部3及びソース、ドレイン領域4、5が形成され、チャネル部3上に絶縁膜6を介して、ゲート電極7が設けられた薄膜トランジスタであって、ソース、ドレイン領域4、5の多結晶半導体膜はチャネル部3の結晶粒径より小さな結晶粒径の多結晶半導体膜からなる。

Claim (excerpt)：

基板上に形成された多結晶半導体膜にチャネル部及びソース、ドレイン領域が形成され、上記チャネル部上に絶縁膜を介して、ゲート電極が設けられた薄膜トランジスタであって、上記ソース、ドレイン領域の多結晶半導体膜は上記チャネル領域の結晶粒径より小さな結晶粒径の多結晶半導体膜からなることを特徴とする薄膜トランジスタ。

IPC (2)：

H01L 29/786 ,  H01L 21/336

FI (2)：

H01L 29/78 311 S ,  H01L 29/78 311 P

Patent cited by the Patent：

Cited by examiner (2)

• 特開昭62-008516
  
• 半導体装置作製方法
  Gazette classification：公開公報   Application number：特願平3-020508   Applicant：株式会社半導体エネルギー研究所