Pat

J-GLOBAL ID：200903073099632936

半導体装置の製造方法,及び半導体装置

Inventor： 藤田 光一
Applicant, Patent owner： 三菱電機株式会社
Agent (1)： 早瀬 憲一
Gazette classification：公開公報
Application number (International application number)：1994109619
Publication number (International publication number)：1995321312
Application date： May. 24, 1994
Publication date： Dec. 08, 1995
Summary：

【要約】【構成】 ダミーゲート電極4cをマスクとして、イオン注入によりドレイン,ソースN- 低濃度層を形成したのち、シリコン酸化膜7を全面に設け、これに上記ダミーゲート電極4cの幅よりも大きなゲートコンタクトホール8dを形成し、上記ダミーゲート電極4cを選択的に除去し、その後、不純物アニールによってソース,ドレイン拡散層6a,6bを形成するとともに、上記シリコン酸化膜7が熱ダレのために変形して上記ゲートコンタクトホール8dを除去してできた領域が狭められ、ここにゲート電極10cを形成する。【効果】 低濃度層形成時のマスクであるダミーゲート電極よりも幅の小さい,微細なゲート電極が得られ、かつソース,ドレイン電極とゲート電極との重なりが低減され、高速動作可能なMOSFETが得られる。

Claim (excerpt)：

半導体基板上に配置されたダミーゲート電極をマスクとして上記基板上に不純物注入を行い、ソース,ドレイン不純物層を形成する工程と、上記基板上に第1の層間絶縁膜を形成し、これに上記ダミーゲート電極の幅よりも大きな幅のゲートコンタクトホールを開口する工程と、上記ダミーゲート電極を選択的に除去したのち、熱処理にて上記各不純物層を拡散してそれぞれの拡散層を形成するとともに、上記第1の層間絶縁膜を、上記ダミーゲート電極を除去してできた上記基板表面の開口領域を縮小するように変形させる工程と、上記ダミーゲート電極を除去してできた,かつ上記開口領域を縮小された領域にゲート電極を形成する工程とを含むことを特徴とする半導体装置の製造方法。

IPC (3)：

H01L 29/78 ,  H01L 21/28 301 ,  H01L 29/43

FI (2)：

H01L 29/78 301 G ,  H01L 29/62 G