Pat
J-GLOBAL ID：200903073210995830
半導体装置
Inventor：
Applicant, Patent owner：
Agent (1)：
山本 秀策
Gazette classification：公開公報
Application number (International application number)：1993008648
Publication number (International publication number)：1994222387
Application date： Jan. 21, 1993
Publication date： Aug. 12, 1994
Summary：
【要約】【目的】 pチャネル絶縁ゲート型FETの閾値電圧の絶対値を、FETの特性を損なうことなく、かつ、nチャネル絶縁ゲート型FETの閾値電圧の絶対値から独立した状態で低減させて、高性能な半導体装置を提供する。【構成】 CMOS回路における、pチャネルTFTのゲート絶縁膜3を、nチャネルTFTのゲート絶縁膜3および4より薄く形成して、pチャネルTFTの閾値電圧をnチャネルTFTの閾値電圧と独立して制御する。
Claim (excerpt)：
絶縁性基板上に、nチャネル絶縁ゲート型電界効果トランジスタおよびpチャネル絶縁ゲート型電界効果トランジスタが、該pチャネル絶縁ゲート型電界効果トランジスタのゲート絶縁膜の単位面積当りの容量を、該nチャネル絶縁ゲート型電界効果トランジスタのゲート絶縁膜の単位面積当りの容量より大きくなるように形成されている半導体装置。
IPC (3)：
G02F 1/136 500
, H01L 27/092
, H01L 29/784
H01L 27/08 321 B
, H01L 29/78 311 C
