Pat

J-GLOBAL ID：200903073236772040

異方性導電膜付回路基体及び回路チップ並びにその製法

Inventor： 澤村 俊勇
Applicant, Patent owner： 日本テキサス・インスツルメンツ株式会社
Agent (1)： 石島 茂男 (外1名)
Gazette classification：公開公報
Application number (International application number)：1996359236
Publication number (International publication number)：1998199927
Application date： Dec. 27, 1996
Publication date： Jul. 31, 1998
Summary：

【要約】【課題】 製造工程数及び製造コストを抑制することのできる異方性導電膜付回路基体及び回路チップ並びにその製法を提供する。【解決手段】 シリコン基板1上に導電性粒子を含む感光性の接着剤溶液2を塗布し、シリコン基板1上に塗布された接着剤溶液2を半硬化させる。リソグラフィ技術により、シリコン基板1上に形成された各回路領域1a間のスクライブライン5上の異方性導電膜2Aと、各回路領域1aの中央部分6の異方性導電膜2Aを除去する。その後、シリコン基板1をチップ状に切断し、異方性導電膜2A付のチップ10を得る。

Claim (excerpt)：

表面に接続用バンプが形成された回路領域が複数形成された半導体基体上に、接着剤樹脂中に導電粒子を分散した異方性導電膜が形成されていることを特徴とする異方性導電膜付回路基体。

IPC (3)：

H01L 21/60 311 ,  H01B 1/22 ,  H05K 3/32

FI (3)：

H01L 21/60 311 Q ,  H01B 1/22 D ,  H05K 3/32 B