Pat

J-GLOBAL ID：200903073243172937

マルチワードメモリアクセス用のモジュロアドレス生成器

Inventor： カール アール.ホルムクヴィスト ,  ダクラス ジェー.ローズ ,  ラリー アール.テイト ,  マーク アーネスト ヅエルバッハ
Applicant, Patent owner： ルーセント テクノロジーズ インコーポレーテッド
Agent (1)： 岡部 正夫 (外11名)
Gazette classification：公開公報
Application number (International application number)：1998263849
Publication number (International publication number)：1999175395
Application date： Sep. 18, 1998
Publication date： Jul. 02, 1999
Summary：

【要約】 (修正有)【課題】 マルチワードメモリアクセスに対するモジュロアドレス生成器。【解決手段】 加算器40は、現在のアドレスポインタ22と変位36を加算する。比較器46は、現在のアドレスポインタと、循環バッファの終端アドレス50とを、変位比較し、同一である場合は第一の状態を、異なる場合は第二の状態を出力する。制御回路52は、循環バッファの開始アドレス30の指標56、現在のアドレスポインタの指標58、および循環バッファの終端アドレスの指標60を受信し、比較器の出力が第二の状態の場合は、加算器の出力を、一方、回路第一の状態の場合は、開始アドレス22を、アドレスポインタラッチに、更新されたアドレスポインタとして供給する。

Claim (excerpt)：

更新されたアドレスポインタを生成する回路であって、この回路が:現在のアドレスポインタを保持するアドレスポインタラッチ;および現在のアドレスポインタ(22)を第一の入力として受信し、変位(36)を第二の入力として受信する加算器40を含み、この加算器(40)が、これら2つの入力を加算して、出力を供給し;この回路がさらに第一の入力として現在のアドレスポインタ(22)を受信し、循環バッファの終端アドレス(48)を第二の入力として受信する比較器(46)を含み、比較器(46)が、前記第一と第二の入力とを、前記変位が1より大きな場合は、前記入力の最下位ビットを無視して比較し、この比較器が、前記2つの入力が同一の場合は、第一の状態の出力を供給し、前記2つの入力が異なる場合は、第二の状態の出力を供給し;この回路がさらに制御回路(52)を含み、この制御回路(52)が、循環バッファの開始アドレスの指標(56)、現在のアドレスポインタの指標(58)、および循環バッファの終端アドレスの指標(60)を受信し、この制御回路(52)が、前記比較器の出力が第一の状態の場合は、開始アドレスをアドレスポインタラッチに、更新されたアドレスポインタとして供給し、この制御回路(52)が、前記指標が所定の値を取り、前記比較器(46)の出力が第二の状態の場合は、前記加算器(40)の出力を、アドレスポインタラッチに、更新されたアドレスポインタとして供給することを特徴とする回路。