Pat

J-GLOBAL ID：200903073276408243

集積インダクタ

Inventor： ミッシェル ピーター クック
Applicant, Patent owner： プレッシー セミコンダクターズ リミテッド
Agent (1)： 飯田 伸行
Gazette classification：公開公報
Application number (International application number)：1996156353
Publication number (International publication number)：1996330526
Application date： May. 29, 1996
Publication date： Dec. 13, 1996
Summary：

【要約】【課題】 基板への寄生容量およびオームエネルギー損失を有効的に低減する集積インダクタ回路を提供する。【解決手段】 集積インダクタは第2のドーピング形の第2の層の上に配置された第1のドーピング形の第1の層と、第1の層の上に配置された誘電体層と、誘電体層の上に配置されたメタライゼーション・インダクタ構造とを有する。第2の層に対して第1の層に逆バイアスを適用するためにバイアス手段が提供され、この逆バイアスにより第1と第2の層との間に形成された溶着層の厚さが増大する。この厚さの増大により、第2の層に対してインダクタから分かる総寄生容量が減少し、またインダクタ構造により第1と第2の層に誘導される電流の大きさが減少する。別の溶着層が誘電層と隣接する第1の層内に提供されてもよく、その際第1の層に対して対応する別のバイアス手段がこの層の逆バイアスのために提供される。通常、第1の層はエピタキシャル層で、第2の層は基板である。

Claim (excerpt)：

第2のドーピング形の第2の層の上に配置された第1のドーピング形の第1の層と、前記第1の層の上に配置された誘電体層と、前記誘電体層の上に配置されたメタライゼーション・インダクタ構造とを有し、 前記第2の層に対して前記第1の層に逆バイアスを適用するためにバイアス手段が提供される集積インダクタ。

IPC (4)：

H01L 27/04 ,  H01L 21/822 ,  H01F 5/00 ,  H01L 27/08 331

FI (3)：

H01L 27/04 L ,  H01F 5/00 M ,  H01L 27/08 331 Z