Pat
J-GLOBAL ID：200903073389416749
直交変換処理装置
Inventor：
Applicant, Patent owner：
Agent (1)：
京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1995047535
Publication number (International publication number)：1996241301
Application date： Mar. 07, 1995
Publication date： Sep. 17, 1996
Summary：
【要約】【目的】 少ないハードウェア量で、かつ高速に離散コサイン変換または逆離散コサイン変換を行える変換処理装置を提供する。【構成】 算術論理演算回路10と、係数格納用ROM40と、前記算術演算回路10および後述する加減乗算演算回路203へデータを供給しかつ前記2つの演算回路の出力データを格納するマルチポートレジスタファイル30と、前記ROM40および前記マルチポートレジスタファイル30から前記2つの演算回路の結果を前記マルチポートレジスタファイル30へ供給するスイッチ50と、乗算の部分積を出力する部分積生成回路202と、乗算結果を蓄えるレジスタ251と、加減算の選択による加えられる数または減らされる数の一方と前記レジスタのいずれを選択する選択回路232と、前記部分積生成回路202の出力および前記選択回路232の出力を入力とする全加算器212と、前記全加算器21の出力を入力とする高速加算器221と、前記高速加算器221の出力を入力とし出力が前記レジスタ251へ接続するシフト回路241から構成している。
Claim (excerpt)：
算術論理演算回路と、係数格納用のROMと、前記算術論理演算回路および加減乗算回路へデータを供給し、前記2つの演算回路の出力データの格納を行うマルチポートレジスタファイルと、前記ROMと前記マルチポートレジスタファイルから前記2つの演算回路の結果を前記マルチポートレジスタへ供給するスイッチとから構成される直交変換処理装置において、前記加減乗算回路が、乗数と被乗数の部分積を出力する部分積生成部と、乗算の場合はゼロを選択し、加算または減算を行う際は、加えられる数または減らされる数側を選択する選択部と、前記部分積生成部の出力および前記選択部の出力を入力とする全加算部と、前記全加算部の出力を入力とする高速加算部と、前記高速加算部の結果を蓄えるレジスタとを備えることを特徴とする直交変換処理装置。
Patent cited by the Patent：
Return to Previous Page
