Pat

J-GLOBAL ID：200903073427779974

オフセット構造のMOSトランジスタおよびその製造方法

Inventor： 山田 真
Applicant, Patent owner： ソニー株式会社
Agent (1)： 船橋 国則
Gazette classification：公開公報
Application number (International application number)：1992177362
Publication number (International publication number)：1993343670
Application date： Jun. 10, 1992
Publication date： Dec. 24, 1993
Summary：

【要約】【目的】 本発明は、オフセット領域に空乏層を延び易くして、ドレイン領域に高電圧がかかった場合にゲート端にかかる電圧を調整し、かつオフセット領域の抵抗が高くなるのを抑えて、MOSトランジスタの動作性能の低下を防ぐ。【構成】 半導体基板11に設けたオフセット構造のMOSトランジスタ1であって、オフセット領域16を、ドレイン領域17よりも低い濃度を有する第1の不純物拡散領域20と、不純物濃度が第1の不純物拡散領域20とドレイン領域17との間にあってドレイン領域17に接続する状態に第1の不純物拡散領域20の上層の一部分に形成した第2の不純物拡散領域21とで形成したものである。

Claim (excerpt)：

ゲートとドレイン領域との間にオフセット領域を有するオフセット構造のMOSトランジスタにおいて、前記オフセット領域を、前記ドレイン領域よりも低い濃度を有する第1の不純物拡散領域と、前記第1の不純物拡散領域の不純物濃度よりも高い濃度で前記ドレイン領域の不純物濃度よりも低い濃度のものであって、前記ドレイン領域に接続する状態にして前記第1の不純物拡散領域の上層の一部分に形成した第2の不純物拡散領域とで構成したことを特徴とするオフセット構造のMOSトランジスタ。