Pat

J-GLOBAL ID：200903073528908236

半導体装置とその製造方法

Inventor： 高橋 邦博 ,  小島 芳和 ,  鷹巣 博昭 ,  久原 健太郎 ,  小山内 潤 ,  中西 章滋 ,  石井 和敏
Applicant, Patent owner： セイコー電子工業株式会社
Agent (1)： 林 敬之助
Gazette classification：公開公報
Application number (International application number)：1993029494
Publication number (International publication number)：1994291265
Application date： Feb. 18, 1993
Publication date： Oct. 18, 1994
Summary：

【要約】【目的】 電気絶縁性物質上にある半導体単結晶シリコン内に、少なくとも相補型MOSトランジスタ集積回路が形成されている半導体装置において、低消費電力の集積回路を提供することを目的とする。【構成】 N型MOSトランジスタが形成されている領域の単結晶シリコンの厚みtS1を、P型MOSトランジスタが形成されている領域の厚みtS2より厚くする。

Claim (excerpt)：

電気絶縁性物質上にある半導体単結晶シリコン内に少なくとも相補型金属絶縁膜半導体トランジスタ集積回路が形成されている半導体装置において、N型MISトランジスタが形成されている領域のシリコンの厚みとP型MISトランジスタが形成されている領域のシリコンの厚みが異なることを特徴とする半導体装置。

IPC (2)：

H01L 27/092 ,  H01L 27/12

Patent cited by the Patent：

Cited by examiner (5)

• 特開平1-122154
  
• 特開平1-114070
  
• 特開昭60-180137
  
• 特開昭60-163458
  
• 特開昭61-051961