Pat

J-GLOBAL ID：200903073539713020

半導体パツケージ

Inventor： 橋爪 二郎 ,  齊藤 宏 ,  葛原 一功
Applicant, Patent owner： 松下電工株式会社
Agent (1)： 佐藤 成示 (外1名)
Gazette classification：公開公報
Application number (International application number)：1991301583
Publication number (International publication number)：1993144995
Application date： Nov. 18, 1991
Publication date： Jun. 11, 1993
Summary：

【要約】【目的】 母基板への実装後の半田フラックスの洗浄が十分にできるようにするとともに、母基板への実装厚を薄くする。【構成】 パッケージ基板1は従来と同様、表面には半導体素子2が搭載され、インナーリード3に形成されたパッドと半導体素子2の各電極をワイヤー4で接続した後、外部へ引き出す導体回路が形成され、裏面ランド5まではスルーホール6により導通がとられている。半導体パッケージと母基板7とは半田リフローで接続するが、その為の電極として、また、パッケージ基板1と母基板7との間のスペースを0.1 〜0.3 mm程度確保する為に、金属ボール8が半導体パッケージ側に接着されている。

Claim (excerpt)：

パッケージ基板表面に形成され、該基板表面に実装される半導体素子の各電極と接続される導体回路と、パッケージ基板裏面に形成され、前記導体回路とスルーホールを介して接続される裏面ランドとを備えた半導体パッケージであって、前記裏面ランドに、母基板との接続端子となる金属ボールを導電性ペーストを介して接着したことを特徴とする半導体パッケージ。

IPC (2)：

H01L 23/50 ,  H01L 23/12