Pat

J-GLOBAL ID：200903073610046978

半導体装置

Inventor： 田 中 幸 典
Applicant, Patent owner： 川崎製鉄株式会社
Agent (1)： 渡辺 望稔 (外1名)
Gazette classification：公開公報
Application number (International application number)：1992346891
Publication number (International publication number)：1994196560
Application date： Dec. 25, 1992
Publication date： Jul. 15, 1994
Summary：

【要約】【目的】ゲートアレイやスタンダードセル方式の半導体装置において、配線、特に配線チャネルに平行な配線層における配線付加容量を低減し、それによって遅延時間および消費電力の低減または削減を図ることのできる半導体装置の提供。【構成】基本セル列(32)間に配線チャネル(12)と、この配線チャネル(12)と平行な配線層および垂直な配線層とを備え、前記平行配線層において前記垂直な配線層によって規制されない部分の配線相互間の間隔dを拡張し、これらの間隔および前記配線チャネル(12)端とこれに隣接する配線(14)との間隔によって配線間付加容量を調整した半導体装置。

Claim (excerpt)：

基本セル列間に配線チャネルと、この配線チャネルと平行な配線層および垂直な配線層とを備え、前記平行配線層において前記垂直な配線層によって規制されない部分の配線相互間の間隔を拡張し、これらの間隔および前記配線チャネル端とこれに隣接する配線との間隔によって配線間付加容量を調整したことを特徴とする半導体装置。

IPC (2)：

H01L 21/82 ,  H01L 27/118

FI (3)：

H01L 21/82 W ,  H01L 21/82 M ,  H01L 21/82 B