Pat
J-GLOBAL ID：200903073746366518

遅延ロックループコントローラを有する、マトリクスアドレシング可能ディスプレイ

Inventor：
ハッシュ,グレン イー.

About ハッシュ,グレン イー.


Applicant, Patent owner：
マイクロン テクノロジー,インコーポレイテッド

About マイクロン テクノロジー,インコーポレイテッド


Agent (1)： 山本 秀策
Gazette classification：公表公報
Application number (International application number)：1998516908
Publication number (International publication number)：2001501744
Application date： Oct. 03, 1997
Publication date： Feb. 06, 2001
Summary：
【要約】マトリクスアドレシング可能ディスプレイは、数個の可変遅延ブロックから形成される遅延連鎖から形成される遅延ロックループおよび、比較器を有する。遅延ロックループは、画像信号の水平同期部分を受け取り、水平同期を遅延ブロックの連鎖を通って伝播させる。最後の遅延ブロックの出力は、非遅延水平同期成分も受信する前記比較器を駆動する。比較器は、非遅延水平同期を遅延水平同期成分と比較して、位相差に対応するエラー信号を生成する。エラー信号は、遅延ブロックの各々に入力される。エラー信号に応答して、各遅延ブロックの遅延が増加または減少することにより、遅延されていない水平同期と遅延された水平同期成分との間の位相差を減少させる。また遅延連鎖を駆動することに加え、水平同期成分は行ドライバを介して「1」を通過させることにより、アレイの行を順次活性化する。
Claim (excerpt)：
駆動信号および同期信号に応答してマトリクスアドレシング可能ディスプレイを駆動する駆動回路であって、 該同期信号を受信するように接続された複数の直列接続遅延回路を含む遅延連鎖であって、該遅延回路のうちの少なくとも第1の遅延回路が遅延制御信号に応答して可変遅延で該同期信号を伝搬させるように動作する、遅延連鎖と、 該遅延回路のうちの選択された第2の遅延回路からの遅延信号を受信するように接続されている第1の入力と、該同期信号を受信するように接続されている第2の入力とを有するコンパレータであって、該遅延信号と該同期信号とを比較し且つ該遅延信号と該同期信号との相対的な位相に応答して該遅延制御信号を生成するように動作する、コンパレータと、 該駆動信号と該遅延連鎖からの該遅延信号とを受信するように接続されている第1のラインドライバ回路であって、該遅延信号に応答して該駆動信号のサンプルを生成するように構成されている第1のラインドライバ回路と、を含む、駆動回路。
IPC (3)：
G09G 3/22 ,  G02F 1/133 505 ,  G09G 3/20 621
FI (3)：
G09G 3/22 E ,  G02F 1/133 505 ,  G09G 3/20 621 A
Patent cited by the Patent：
Cited by examiner (4)
Show all

Return to Previous Page

TOP

BOTTOM