Pat

J-GLOBAL ID：200903073757081159

半導体ウェーハ、半導体装置及びその製造方法

Inventor： 宮川 優一
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：2000230290
Publication number (International publication number)：2002043356
Application date： Jul. 31, 2000
Publication date： Feb. 08, 2002
Summary：

【要約】【課題】半導体ウェーハの切断において半導体チップ裏面のチッピングを簡便に抑制し、ボンディングワイヤのエッジタッチを簡便に防止できるようにする。【解決手段】半導体チップ(8)のチップ分離用の境界領域(6に相当)の周辺に樹脂膜(14)を形成する。そして、上記境界領域の中心部(7に相当)に沿ってダイシングによる半導体ウェーハ(1)の切断を行う。また、半導体基板上に半導体素子の形成された半導体装置において、チップ分離用に設けられた境界領域の一部に各チップのボンディングパッド(3)に対応して樹脂膜(14)が形成される。あるいは、上記境界領域の周辺に沿って所定の幅の樹脂膜(14)が形成される。そして、半導体チップを実装するときのボンディングワイヤ(16)の接続において半導体基板(9)と上記ワイヤが接触しないようにする。

Claim (excerpt)：

複数の半導体チップとチップ分離用に設けられた境界領域とを有し、前記境界領域の一部に各チップのボンディングパッドに対応して樹脂膜パターンが形成されていることを特徴とする半導体ウェーハ。

IPC (3)：

H01L 21/60 301 ,  H01L 21/312 ,  H01L 21/301

FI (3)：

H01L 21/60 301 C ,  H01L 21/312 B ,  H01L 21/78 L

F-Term (6)：

5F044HH02 ,  5F058AA10 ,  5F058AC02 ,  5F058AC04 ,  5F058AF04 ,  5F058AH04

Patent cited by the Patent：

Cited by examiner (3)

• 特開昭57-017152
  
• 特開昭63-311731
  
• 特開昭62-112348