Pat

J-GLOBAL ID：200903073761681187

半導体装置の製造方法

Inventor： 高野 英明
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 内原 晋
Gazette classification：公開公報
Application number (International application number)：1991181484
Publication number (International publication number)：1993029455
Application date： Jul. 23, 1991
Publication date： Feb. 05, 1993
Summary：

【要約】【目的】実装パッケージの小型化にともない半導体ウェーハの研削仕上げ厚さも薄くなってきている。そのため半導体ウェーハの研削工程から電気特性チェック工程およびダイシング工程までの薄いウェーハのハンドリングにおけるウェーハ割れを低減する。【構成】半導体ウェーハ1に表面保護シート2を貼ってから半導体ウェーハ1の裏面に裏面シート3を貼り付ける。つぎに表面保護シート2をはがし、電気特性を測定してからダイシング工程までこの状態でハンドリングを行なう。【効果】裏面シート3によって、薄い半導体ウェーハが補強されている。ウェーハ単体でのハンドリングがなくなって、ウェーハ割れがなくなり、製造工程の歩留りが向上した。

Claim (excerpt)：

半導体ウェーハの表面に表面保護シートを貼って前記半導体ウェーハの裏面を研削する工程と、前記半導体ウェーハの裏面に裏面シートを貼ると同時に前記裏面シート外周にフレームを貼る工程と、前記表面保護シートをはがして前記半導体ウェーハの電気的特性を測定する工程と、前記半導体ウェーハを個々のチップに分割するダイシング工程とを含む半導体装置の製造方法。

IPC (3)：

H01L 21/78 ,  H01L 21/304 321 ,  H01L 21/304 331