Pat

J-GLOBAL ID：200903073779308742

薄膜半導体装置とその製造方法

Inventor： 湯田坂 一夫
Applicant, Patent owner： セイコーエプソン株式会社
Agent (1)： 鈴木 喜三郎 (外2名)
Gazette classification：公開公報
Application number (International application number)：1999189037
Publication number (International publication number)：2001015762
Application date： Jul. 02, 1999
Publication date： Jan. 19, 2001
Summary：

【要約】【課題】高集積化可能な薄膜半導体装置の構造を提供する。【解決手段】不純物を含有したシリコン膜で形成されたゲート電極を有する第1の薄膜トランジスタと、この第1の薄膜トランジスタのゲート電極とソースあるいはドレイン領域とが直接接続される第2の薄膜トランジスタとを備えた構造とする。

Claim (excerpt)：

不純物を含有したシリコン膜で形成されたゲート電極を有する第2の薄膜トランジスタと、この第2の薄膜トランジスタのゲート電極とソースあるいはドレイン領域とが直接接続される第1の薄膜トランジスタとを備えたことを特徴とする薄膜半導体装置。

IPC (2)：

H01L 29/786 ,  H01L 27/08 331

FI (3)：

H01L 29/78 613 Z ,  H01L 27/08 331 E ,  H01L 29/78 617 M

F-Term (25)：

5F048AC01 ,  5F048BA16 ,  5F048DB02 ,  5F048DB03 ,  5F110AA17 ,  5F110AA22 ,  5F110CC02 ,  5F110EE09 ,  5F110EE36 ,  5F110FF02 ,  5F110FF23 ,  5F110FF30 ,  5F110GG02 ,  5F110GG13 ,  5F110GG25 ,  5F110GG41 ,  5F110GG47 ,  5F110GG58 ,  5F110HJ01 ,  5F110HJ16 ,  5F110HM17 ,  5F110NN22 ,  5F110NN32 ,  5F110PP03 ,  5F110QQ11