Pat

J-GLOBAL ID：200903073793817129

メモリ制御装置

Inventor： 杉村 章
Applicant, Patent owner： 株式会社テック
Agent (1)： 鈴江 武彦
Gazette classification：公開公報
Application number (International application number)：1993310874
Publication number (International publication number)：1995160229
Application date： Dec. 10, 1993
Publication date： Jun. 23, 1995
Summary：

【要約】【目的】 表示用メモリに、LCDに対する縦方向に連続的に表示用ビットパターンデータを転送でき、しかもデータ転送を容易かつ高速に行う。【構成】 表示用ビットパターンデータを予め格納したキャラクタ・ジェネレータ4と、ロ-スキャン方式で表示を行うLCD12に表示する表示用ビットパターンデータを一時的に格納するVRAM9と、キャラクタ・ジェネレータから表示情報に基づいて、その表示用ビットパターンデータを取出し、VRAMに一時的に格納するCPU1と、VRAMに表示用ビットパターンを格納するときのアドレスを、LCDに対してその表示用ビットパターンデータが連続的に縦配列となるように、そのアドレスに80番地を繰返し加算してアドレス変換を行うアドレス変換回路とを設けた。

Claim (excerpt)：

表示用ビットパターンデータを予め格納した表示用ビットパターンデータ発生手段と、ロ-スキャン方式で表示を行う表示装置に表示する表示用ビットパターンデータを一時的に格納する表示用メモリと、前記表示用ビットパターンデータ発生手段から表示情報に基づいて、その表示用ビットパターンデータを取出し、この表示用ビットパターンデータを前記表示用メモリに一時的に格納するマイクロプロセッサと、前記表示用メモリに表示用ビットパターンを格納するときのアドレスを、前記表示装置に対してその表示用ビットパターンデータが連続的に縦配列となるように、そのアドレスに所定値を繰返し加算してアドレス変換を行うアドレス変換回路とを設けたことを特徴とするメモリ制御装置。

IPC (4)：

G09G 3/36 ,  G06F 12/02 570 ,  G06T 1/60 ,  G09G 3/20

Patent cited by the Patent：

Cited by examiner (2)

• 特開昭55-018651
  
• 特開昭59-002074